> 뉴스 > 내용
제품 분류

연락처

추가 : 블록 5, Fuqiang 기술 공원, Zhugushi 도로, Wulian, Longgang 518116

Mob : + 86-13510459036

전자 메일 : info@panadisplay.com

Zeni EDA 소프트웨어 시스템의 플랫폼에 기반한 IC 레이아웃 설계
Dec 22, 2017

1. IC 레이아웃 설계 준비

집적 회로 레이아웃 디자인, 플랫폼을 기반으로 EDA 툴 시스템의 IC 레이아웃 디자인, 제조 업체에서 설정 한 레이아웃 디자인 규칙을 반영하는 기술에 의존해야하므로 레이아웃 디자인에 필요하기 전에 회로 원리 다이어그램 디자인을 완료하십시오 다음 작업을 수행합니다.

① 9 일간의 EDA 시스템에서 레이아웃 편집 모듈과 레이아웃 검증 모듈 툴의 사용을 마스터합니다. 그림 1은 ZeniLE 환경에서 레이아웃 디자인의 기본 프로세스를 보여줍니다. ZeniVERI의 레이아웃 검증 프로세스는 그림 2와 같습니다.

② 레이아웃 디자인 룰을 읽고 이해하십시오. 허용 가능한 요구 사항의 생산에 기하학의 전기적 특성에 대한 설계 규칙과 도달 할 수 있습니다,이 규칙은 디자이너와 프로세스 엔지니어 사이의 회로를 서로 다른 접촉 수단을 제한하기 위해, 디자인 표준화를위한 레이아웃 설계 규칙, 그리고 최상의 이러한 규칙을 사용합니다 최소한의 레이아웃 영역을 가능한 한 많이 전제로하여 회로의 신뢰성을 보장하고 양보하십시오.

③ 레이아웃 검증 커맨드 파일 (커맨드 파일)이 설계되어 있습니다. 레이아웃 검증에는 4 개의 파일 (DRC, ERC, NE 및 LVS)이 필요하며 9 일간의 EDA 시스템은 Dracula 형식의 명령 파일을 지원합니다.

④ 반 맞춤형 표준 유닛을 사용하여 레이아웃을 설계하는 경우이를 지원하기 위해 기본 회로 단위 레이아웃의 높이가 일정한 레이아웃 라이브러리가 필요합니다. 이러한 유닛은 게이트 회로 또는 플립 플롭, 전체 덧셈기, 레지스터 및 기타 기능 회로의 다른 유형이 될 수 있습니다. 처음 세 가지 준비를 바탕으로 그래픽 라이브러리를 설정할 수 있습니다. 세미 커스터마이징 방법은 설계를 단순화하고 설계주기를 단축 할 수 있습니다.

1.png

2. IC 레이아웃의 레이아웃 설계

현재 9 일, EDA 시스템은 자동으로 레이아웃을 자동으로 생성 할 수 없으며 ZeniLE의 레이아웃 편집 모듈에서 수동 레이아웃 디자인이 필요합니다. 집적 회로 레이아웃의 레이아웃은 레이아웃, 유닛 구성 및 배선을 포함합니다. 일반적으로 레이아웃은 합리적이어야하며, 장치가 적절하게 구성되고 배선이 적절해야합니다.

2.1 레이아웃이 합리적이어야합니다.

집적 회로 레이아웃 설계의 합리성은 칩 기능 요구 사항의 합리성 및 핀아웃 레이아웃 로직 IC가 다른 네트워크 레지스터, 가산기 및 제어 논리 회로로 구성되어 있으며, 칩이 많은 작은 영역으로 나뉘어 질 수 있다는 것을 의미합니다. 각 영역. 레이아웃의 합리성을 검사하기위한 몇 가지 기준은 다음과 같습니다.

① 추출 된 종단의 분포가 관련 회로와 함께 사용되거나 호환 가능한지 여부. 쉘과 쉘의 추출 된 라인의 배열 요구 사항과 일치하는지 여부.

② 특수 요구 사항 (예 : 대칭, 근접 또는 멀리)이있는 장치가 적절히 배치됩니다. 예를 들어, CMOS 회로의 레이아웃에서 N 웰과 N 튜브의 N 영역을 서로 멀리 떨어지게하여 출력 단계에서 특히 중요한 베타 NPN 값을 줄여야합니다.

③ 레이아웃이 콤팩트하다면, 패키지의 밀도를 최대화하기 위해 전체 칩을 가능한 정사각형으로 만들고 싶다.

④ 온도 분포는 합리적이어야한다. 가열 요소는 일반적으로 칩의 중앙에 위치해야합니다.